Samsung presenta zHBM, la memoria 3D che si impila sopra gli acceleratori AI

Nel mondo dell’intelligenza artificiale si parla quasi sempre di modelli, parametri e prezzi delle API, ma la vera strozzatura che frena l’addestramento e l’inferenza è spesso un’altra: la memoria. Ed è proprio da qui che arriva uno degli annunci più interessanti di questi giorni. Al Future of Memory and Storage (FMS) 2026, la fiera di settore aperta a Santa Clara in California, Samsung ha alzato il velo su zHBM e zNAND-O, due nuove architetture di memoria 3D pensate espressamente per l’AI, insieme alla V10 BV-NAND, la prima memoria flash al mondo a superare i 400 strati con la tecnica del wafer bonding.

Il concetto che tiene insieme l’intero annuncio è semplice da riassumere: avvicinare il più possibile la memoria al processore. Con zHBM, Samsung propone di impilare i chip di memoria direttamente sopra l’acceleratore AI, invece di affiancarli come si fa oggi.

Una mossa che, sulla carta, promette numeri imponenti e racconta bene dove sta andando l’hardware dell’AI.

Che cos’è zHBM e perché la memoria sale sopra il chip

Per capire la portata di zHBM serve fare un passo indietro. Nei sistemi di calcolo per l’AI la memoria ad alta banda, la famosa HBM (High Bandwidth Memory), viene montata accanto al processore grafico o all’acceleratore, collegata tramite un intermediario chiamato interposer. È una soluzione efficace, ma ha un limite fisico: i dati devono comunque percorrere una certa distanza per andare e tornare tra memoria e unità di calcolo, e ogni frazione di millimetro si traduce in tempo e in consumo di energia.

zHBM ribalta questo schema. Invece di mettere la memoria di fianco all’acceleratore, la impila verticalmente sopra di esso. Riducendo al minimo la distanza che i dati devono percorrere, Samsung punta a offrire una banda passante più alta e una migliore efficienza energetica, i due ingredienti che servono per gestire addestramento e inferenza dei modelli su larga scala.

I numeri dichiarati dall’azienda sono la parte che fa più rumore.

Un sistema di interfaccia di nuova generazione basato su zHBM, spiega Samsung, dovrebbe garantire prestazioni circa otto volte superiori a quelle di HBM5, lo standard che deve ancora arrivare pienamente sul mercato. Grazie alla tecnologia di wafer bonding, zHBM può inoltre raggiungere una densità di memoria oltre dieci volte quella di HBM5, triplicare l’efficienza energetica e ridurre di oltre la metà la resistenza termica, cioè la difficoltà con cui il calore viene smaltito. In un data center pieno di acceleratori che scaldano, quest’ultimo dato non è un dettaglio.

C’è anche un aspetto meno appariscente ma strategico. zHBM è pensata per progetti su misura: i clienti possono integrare la propria proprietà intellettuale nello strato che sta tra la memoria e l’acceleratore, per espandere la capacità o spingere le prestazioni del chip. È un modo per legare ancora più strettamente il progetto della memoria a quello del processore.

Il problema del muro della memoria

Quello che Samsung prova ad aggredire ha un nome preciso tra gli addetti ai lavori: il muro della memoria. Negli ultimi anni la potenza di calcolo degli acceleratori è cresciuta molto più in fretta della capacità di alimentarli con i dati, e una quota crescente dell’energia consumata da un chip AI se ne va non nei calcoli, ma nello spostamento delle informazioni dentro e fuori la memoria.

Portare la memoria a distanza quasi nulla dall’unità di calcolo è una delle strade più promettenti per abbattere questo collo di bottiglia. Non è l’unica: la ricerca esplora anche approcci più radicali, come i chip neuromorfici a basso consumo studiati al MIT. Ma quella dell’integrazione verticale è la scommessa che Samsung ha deciso di rendere pubblica.

zNAND-O e V10 BV-NAND, l’altra metà dell’annuncio

Accanto a zHBM, Samsung ha presentato zNAND-O, un’altra soluzione allo stato di concept. Qui non si parla di DRAM ma di memoria flash NAND, costruita sulla tecnologia V-NAND dell’azienda e in sviluppo in versioni a quattro e otto strati. L’obiettivo dichiarato è combinare alta efficienza di spazio, migliori prestazioni di input e output e bassa latenza, così da servire soprattutto gli ambienti di edge AI, dove i dati vanno elaborati in tempo reale e vicino a dove nascono.

Il pezzo forte del capitolo flash, però, ha un nome più tecnico: V10 BV-NAND.

Si tratta della prima memoria NAND al mondo basata su un’architettura Bonding V-NAND con oltre 400 strati. Samsung ha ottenuto il risultato applicando la tecnica del wafer bonding, che unisce due wafer per impilare le celle di memoria, e ha annunciato il traguardo a tredici anni esatti di distanza dalla presentazione della prima V-NAND, avvenuta proprio al Flash Memory Summit del 2013.

Rispetto alla generazione precedente, la V9, la nuova V10 aumenta la densità di memoria di circa il 58 per cento e migliora le prestazioni in lettura, scrittura e trasferimento dati. Per i sistemi AI, che devono conservare e rileggere quantità enormi di dati, più densità e più velocità significano meno spazio fisico e meno energia a parità di capacità.

Una corsa alla memoria che riguarda tutta l’AI

L’annuncio di Santa Clara non si esaurisce nei tre nomi più nuovi. Samsung ha mostrato un’intera tabella di marcia che comprende HBM4E, HBM5, la LPDDR5X-PIM e le soluzioni di storage per data center PM1763 e BM1773.

Particolarmente interessante è la LPDDR5X-PIM, che l’azienda descrive come la prima memoria LPDDR con tecnologia di processing in memory, cioè capace di eseguire una parte dei calcoli direttamente al suo interno invece di limitarsi a conservare i dati. È un altro modo, complementare a zHBM, di ridurre gli spostamenti di informazioni e quindi i consumi.

Il quadro competitivo aiuta a capire la posta in gioco. La domanda di memoria ad alta banda è esplosa insieme a quella di acceleratori, e i grandi laboratori firmano accordi miliardari per assicurarsi capacità di calcolo. Basti pensare alla partnership da due gigawatt tra Anthropic e AMD sulle GPU Instinct, ai chip AI su misura come Iris di Meta o agli investimenti colossali sui data center, come la garanzia fino a 250 miliardi di Nvidia per il campus di OpenAI in Ohio. In tutti questi progetti la memoria è un ingrediente decisivo, e chi la produce si trova in una posizione di forza.

Samsung, da parte sua, gioca una carta che pochi altri possono giocare.

È l’unico produttore integrato al mondo, un cosiddetto IDM, a coprire insieme memoria, foundry e packaging avanzato. Questo le consente di proporre ai clienti soluzioni chiavi in mano, dalla progettazione alla produzione di massa, riducendo i tempi di sviluppo. In un settore dove arrivare sei mesi prima può valere miliardi, è un vantaggio concreto. L’azienda ricorda anche di aver avviato a febbraio la produzione di massa della HBM4 con DRAM 1c e base die a 4 nanometri, e di aver spedito i primi campioni di HBM4E a maggio.

Cosa aspettarsi ora

Va tenuto a mente un punto importante: zHBM e zNAND-O sono per ora concept model, non prodotti pronti per gli scaffali. Samsung ne ha mostrato la visione e i numeri obiettivo, ma la strada verso la produzione di massa richiederà tempo e la collaborazione con i produttori di acceleratori, che dovranno progettare i loro chip per accogliere la memoria sopra di sé.

Nonostante questo, la direzione è chiara e vale la pena seguirla. L’hardware dell’AI si sta muovendo verso un’integrazione sempre più stretta tra memoria e calcolo, che si tratti di impilare la HBM sopra l’acceleratore, di far eseguire operazioni alla memoria stessa con il processing in memory o di stipare più dati in meno spazio con la NAND a oltre 400 strati.

Se ti occupi di intelligenza artificiale, anche solo come utente dei modelli, queste scelte ti riguardano più di quanto sembri: da esse dipendono il costo, la velocità e i consumi energetici degli strumenti che usi ogni giorno. Continua a seguirci per capire quali di queste promesse diventeranno prodotti reali, e per i dettagli tecnici puoi consultare il comunicato ufficiale di Samsung.